本篇目录：
Verilog中的生成块应该怎样理解
种生成语句其实就是for，if和case。这3种语句的用处都非常打。for可以用在testbench的激励设置中，定义一个integer i，在initial块中就可以用for来定义一个循环激励，只要i满足一定条件，就有一个对应的激励产生。
generate可以理解为静态展开行为。一般用的比较多的是它的generate for和generate if。这个和普通的for和if不一样的地方在于，它描述的是设计单元，而非单纯的组合逻辑电路。
代表的意义不一样。生成块描述的是模块一样的东西，循环语句代表的是一种行为。可以这么理解吧。
你要按照功能来啊。generate本来就是用来构建逻辑的，你这个位置就是实例化。而单纯的for只是用来做循环。2个在一起就是循环构建逻辑。你只是单纯的for，编译器当然不知道你是要干嘛。而且for是不能直接出现在module下的。
也就是说在本begin...end的语句中，如果没有定义局部变量，则这个标记可以没有，但如果定义了局部变量，比如有一个for循环，循环次数的变量是仅仅在该过程内有效而且没有定义在这个过程之外，就必须要这个顺序过程的标记。
verilog语言实现3-8译码器
1、其实3-8译码器的功能就是把输入的3位2进制数翻译成10进制的输出。本次实验使用verilog语言实现3-8译码器的功能并实现WVF的功能性仿真。
2、else if(code[0])result = 8h02；else result = 8h01；else end endmodule 工作原理 使用Verilog描述硬件的基本设计单元是模块（module）。构建复杂的电子电路，主要是通过模块的相互连接调用来实现的。
3、思考题解答思考题：VerilogHDL语言设计一个3线8线译码器。要求：首先定义一个3输入与门；然后以3输入与门为基础设计一个3线8线译码器。
4、设计分析 该设计通过输入端最高位作为片选信号作为分段的选择，将输入端剩余位数作为偏移量选择片内输出，实现两个3-8译码器的级联形成4-16译码器。
verilog中for循环注意要点是什么
（1）不使用initial。（2）不使用#10。（3）不使用循环次数不确定的循环语句，如forever、while等。（4）不使用用户自定义原语（UDP元件）。（5）尽量使用同步方式设计电路。
for循环里面II是什么意思？I应该小于一个常数才对。而且一般最好不用for语句，综合出来的东西让人觉得有点无厘头。加延时会占用很多资源。很浪费。
for循环语句实际上相当于采用while循环语句建立以下的循环结构：这样对于需要8条语句才能完成的一个循环控制，for循环语句只需两条即可。下面分别举两个使用for循环语句的例子。例1用for语句来初始化memory。
可以的不过在verilog里面不能跟软件那样，for循环的话就是直接把for循环里面的逻辑复制n份n你说的就是最大值，然后每份都会检测这个if的条件。所以你发现i是需要计数到最大值的。
到此，以上就是小编对于verilog2001标准 中文的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。
微信扫一扫打赏
